Wenn eine positive VGS (Spannung zwischen Gate und Source) an einen JFET (Junction Field-Effect Transistor) angelegt wird, arbeitet der Transistor auf eine von seinem Typ abhängige Weise. Bei einem n-Kanal-JFET, dem am häufigsten verwendeten Typ, erzeugt ein positiver VGS (bei dem das Gate positiver ist als die Source) ein elektrisches Feld, das Löcher im p-Typ-Kanalbereich unter dem Gate abstößt. Diese Abstoßung verringert die Breite des Kanals und erhöht dadurch seinen Widerstand. Wenn VGS weiterhin positiv ansteigt, schließt sich die Kanalbreite schließlich bei der Abschnürspannung (VP) vollständig ab, was zu einem vernachlässigbaren Drainstrom (ID) führt. Daher steuert ein positiver VGS effektiv den Stromfluss durch den JFET von Drain zu Source.
Wenn der Gate-Source-Übergang eines JFET in Durchlassrichtung vorgespannt ist, kann dies zu einem übermäßigen Stromfluss durch den Übergang führen und möglicherweise Schäden am Transistor verursachen. JFETs sind für den Betrieb mit umgekehrter Vorspannung des Gate-Source-Übergangs ausgelegt, was bedeutet, dass das Gate bei n-Kanal-JFETs auf einem niedrigeren Potenzial liegen sollte als die Source (und umgekehrt bei p-Kanal-JFETs). Eine Vorspannung des Gate-Source-Übergangs in Vorwärtsrichtung kann zu einem erhöhten Leckstrom, einer verringerten Kontrolle über die Kanalbreite und einer beeinträchtigten Transistorleistung oder sogar zu einem Ausfall unter extremen Bedingungen führen.
Wenn in einem JFET die Gate-Source-Spannung (VGS) auf null Volt und die Drain-Source-Spannung (VDS) ebenfalls auf null Volt eingestellt ist, arbeitet der Transistor typischerweise in einem Sperrbereich, in dem sehr wenig oder sehr wenig Strom abgeschaltet wird Es fließt kein Strom vom Drain zur Source. In diesem Szenario ist der JFET praktisch ausgeschaltet, da es keinen Spannungsunterschied gibt, der einen Stromfluss durch den Kanal zwischen Drain und Source induzieren könnte. Der Transistor bleibt nichtleitend, bis geeignete Spannungen an die Gate- und Drain-Anschlüsse angelegt werden, um die gewünschten Betriebsbedingungen herzustellen.
Die Spannung VGS spielt eine entscheidende Rolle bei der Steuerung des Drain-Stroms ID in einem JFET. Wenn VGS variiert wird, moduliert es die Breite des leitenden Kanals zwischen Drain und Source. Bei einem n-Kanal-JFET erhöht ein negativerer VGS die Breite des Kanals, sodass mehr Strom (ID) vom Drain zur Source fließen kann. Umgekehrt verringert ein weniger negativer oder positiver VGS die Kanalbreite und verringert den ID. Bei der Abschnürspannung (VP), bei der VGS einen kritischen Wert erreicht, schließt sich der Kanal vollständig, was zu einem vernachlässigbaren ID führt.
Im typischen Betrieb eines JFET ist VGS nicht positiv, da der Transistor für den Betrieb mit umgekehrter Vorspannung des Gate-Source-Übergangs ausgelegt ist. Für einen n-Kanal-JFET bedeutet dies, dass das Gate in Bezug auf die Source (die auf Masse oder einem positiven Potenzial liegt) negativ sein sollte. Ein positiver VGS würde den Gate-Source-Übergang in Vorwärtsrichtung vorspannen, was zu unbeabsichtigten und potenziell schädlichen Effekten wie übermäßigem Stromfluss, verminderter Kontrolle über den Kanal und möglichem Geräteausfall führen würde. Um den ordnungsgemäßen Betrieb und die Langlebigkeit des JFET sicherzustellen, ist es daher wichtig, VGS innerhalb des angegebenen Bereichs zu halten, in dem der Gate-Source-Übergang in Sperrrichtung vorgespannt bleibt.
