Jeśli dodatnie napięcie VGS (napięcie między bramką a źródłem) zostanie przyłożone do JFET (tranzystor polowy połączeniowy), tranzystor będzie działał w sposób zależny od jego typu. W przypadku n-kanałowego JFET, który jest najpopularniejszym typem, dodatni VGS (w którym bramka jest bardziej dodatnia niż źródło) wytworzy pole elektryczne, które odpycha dziury w obszarze kanału typu p pod bramką. To odpychanie zmniejszy szerokość kanału, zwiększając w ten sposób jego opór. W miarę dalszego dodatniego wzrostu VGS szerokość kanału ostatecznie zamknie się całkowicie przy napięciu odcięcia (VP), co prowadzi do znikomego prądu drenu (ID). Dlatego dodatni VGS skutecznie kontroluje przepływ prądu przez JFET od drenu do źródła.
Gdy złącze bramka-źródło tranzystora JFET jest spolaryzowane w kierunku przewodzenia, może to prowadzić do nadmiernego przepływu prądu przez złącze, co może spowodować uszkodzenie tranzystora. Tranzystory JFET są zaprojektowane do pracy z odwrotnym polaryzacją złącza bramka-źródło, co oznacza, że bramka powinna mieć niższy potencjał niż źródło w przypadku n-kanałowych JFET (i odwrotnie w przypadku JFET z kanałem p). Polaryzacja w kierunku przewodzenia złącza bramka-źródło może skutkować zwiększonym prądem upływowym, zmniejszoną kontrolą szerokości kanału i pogorszeniem wydajności tranzystora, a nawet awarią w ekstremalnych warunkach.
W tranzystorze JFET, gdy napięcie bramka-źródło (VGS) jest ustawione na zero woltów, a napięcie dren-źródło (VDS) jest również ustawione na zero woltów, tranzystor zazwyczaj pracuje w obszarze odcięcia, w którym bardzo mało lub żaden prąd nie przepływa od drenu do źródła. W tym scenariuszu tranzystor JFET jest skutecznie wyłączony, ponieważ nie ma różnicy napięcia indukującej przepływ prądu przez kanał między drenem a źródłem. Tranzystor pozostaje nieprzewodzący do czasu przyłożenia odpowiedniego napięcia do zacisków bramki i drenu w celu ustalenia pożądanych warunków pracy.
Napięcie VGS odgrywa kluczową rolę w kontrolowaniu identyfikatora prądu drenu w JFET. Ponieważ VGS jest zmienny, moduluje szerokość kanału przewodzącego między drenem a źródłem. W przypadku n-kanałowego JFET bardziej ujemny VGS zwiększa szerokość kanału, umożliwiając przepływ większego prądu (ID) z drenu do źródła. I odwrotnie, mniej ujemny lub dodatni VGS zawęża szerokość kanału, zmniejszając ID. Przy napięciu odcięcia (VP), gdzie VGS osiąga wartość krytyczną, kanał zostaje całkowicie zamknięty, co skutkuje znikomą ID.
W typowym działaniu tranzystora JFET wartość VGS nie jest dodatnia, ponieważ tranzystor jest zaprojektowany do działania przy spolaryzowanym zaporowo złączu bramka-źródło. W przypadku n-kanałowego JFET oznacza to, że bramka powinna być ujemna w stosunku do źródła (które jest uziemione lub ma potencjał dodatni). Dodatni VGS powodowałby polaryzację w kierunku przewodzenia złącza bramka-źródło, prowadząc do niezamierzonych i potencjalnie szkodliwych efektów, takich jak nadmierny przepływ prądu, zmniejszona kontrola nad kanałem i możliwa awaria urządzenia. Dlatego, aby zapewnić prawidłowe działanie i trwałość tranzystora JFET, istotne jest utrzymanie VGS w określonym zakresie, w którym złącze bramka-źródło pozostaje spolaryzowane zaporowo.
