Als een positieve VGS (spanning tussen de poort en de bron) wordt toegepast op een JFET (Junction Field-Effect Transistor), zal de transistor werken op een manier die afhankelijk is van het type. Voor een n-kanaals JFET, het meest voorkomende type, zal een positieve VGS (waarbij de poort positiever is dan de bron) een elektrisch veld creëren dat gaten in het p-type kanaalgebied onder de poort afstoot. Deze afstoting zal de breedte van het kanaal verkleinen, waardoor de weerstand ervan toeneemt. Naarmate VGS positief blijft toenemen, zal de kanaalbreedte uiteindelijk volledig afsluiten bij de afknijpspanning (VP), wat leidt tot een verwaarloosbare afvoerstroom (ID). Daarom regelt een positieve VGS effectief de stroom door de JFET van drain naar source.
Wanneer de poort-bronovergang van een JFET in voorwaartse richting is voorgespannen, kan dit leiden tot een overmatige stroom door de junctie, waardoor mogelijk schade aan de transistor wordt veroorzaakt. JFET’s zijn ontworpen om te werken met de poort-bronovergang in tegengestelde richting, wat betekent dat de poort een lager potentiaal moet hebben dan de bron voor n-kanaals JFETs (en omgekeerd voor p-kanaals JFETs). Het voorwaarts instellen van de poort-bronovergang kan resulteren in een verhoogde lekstroom, verminderde controle over de kanaalbreedte en verminderde prestaties van de transistor of zelfs falen onder extreme omstandigheden.
Wanneer in een JFET de gate-to-source-spanning (VGS) is ingesteld op nul volt en de drain-to-source-spanning (VDS) ook is ingesteld op nul volt, werkt de transistor doorgaans in een afsnijgebied waar zeer weinig of Er vloeit geen stroom van de drain naar de source. In dit scenario wordt de JFET effectief uitgeschakeld, omdat er geen spanningsverschil is dat de stroom door het kanaal tussen drain en source induceert. De transistor blijft niet-geleidend totdat geschikte spanningen worden aangelegd op de gate- en drain-aansluitingen om de gewenste bedrijfsomstandigheden tot stand te brengen.
De spanning VGS speelt een cruciale rol bij het regelen van de afvoerstroom-ID in een JFET. Omdat VGS wordt gevarieerd, moduleert het de breedte van het geleidende kanaal tussen de afvoer en de bron. Voor een n-kanaals JFET vergroot een negatievere VGS de breedte van het kanaal, waardoor er meer stroom (ID) van drain naar source kan stromen. Omgekeerd vernauwt een minder negatieve of positieve VGS de kanaalbreedte, waardoor de ID kleiner wordt. Bij de afknijpspanning (VP), waar VGS een kritische waarde bereikt, sluit het kanaal volledig af, wat resulteert in een verwaarloosbare ID.
Bij een typische werking van een JFET is VGS niet positief omdat de transistor is ontworpen om te functioneren terwijl de poort-bronovergang in omgekeerde richting is voorgespannen. Voor een n-kanaals JFET betekent dit dat de poort negatief moet zijn ten opzichte van de bron (die zich op aarde of een positief potentiaal bevindt). Positieve VGS zou de poort-bronovergang voorwaarts beïnvloeden, wat zou leiden tot onbedoelde en potentieel schadelijke effecten zoals overmatige stroomsterkte, verminderde controle over het kanaal en mogelijke apparaatstoringen. Om een goede werking en een lange levensduur van de JFET te garanderen, is het daarom essentieel om VGS binnen het gespecificeerde bereik te houden waar de poort-bronovergang in tegengestelde richting blijft.
